Skip to main content

确定当前UBoot对应的主频、DDR频率

  1. 确定当前uboot的编译路径和配置文件
bhu@bhu-PC:~/work$ cat build/configs/x1600e_halley6_nand_factory_defconfig | grep uboot
APP_uboot_toolchain_dir=../tools/toolchains/mips-gcc520-glibc222
APP_uboot_dir=../bootloader/uboot-x2000
APP_uboot_config=x1600e_base_halley6_xImage_sfc_nand

可知, 当前uboot编译目录为：../bootloader/uboot-x2000

所用的uboot配置文件为: x1600e_base_halley6_xImage_sfc_nand

  1. 确定当前的配置文件
bhu@bhu-PC:~/work/build$ cd ../bootloader/uboot-x2000
bhu@bhu-PC:~/work/bootloader/uboot-x2000$ cat include/config.h
/* Automatically generated - do not edit */
#define CONFIG_SPL_SFC_NAND     1
#define CONFIG_MTD_SFCNAND      1
#define CONFIG_SPL_OS_BOOT      1
#define CONFIG_SPL_PARAMS_FIXER 1
#define CONFIG_X1600E_DDR       1
#define CONFIG_SYS_ARCH  "mips"
#define CONFIG_SYS_CPU   "xburst"
#define CONFIG_SYS_BOARD "x1600_base"
#define CONFIG_SYS_VENDOR "ingenic"
#define CONFIG_SYS_SOC    "x1600"
#define CONFIG_BOARDDIR board/ingenic/x1600_base
#include <config_cmd_defaults.h>
#include <config_defaults.h>
#include <configs/x1600_base.h>                          //当前uboot加载的板级配置文件
#include <asm/config.h>
#include <config_fallbacks.h>
#include <config_uncmd_spl.h>
bhu@bhu-PC:~/work/bootloader/uboot-x2000$ cat  include/configs/x1600_base.h
#ifndef __X1600_BASE_H__
#define __X1600_BASE_H__

#define CONFIG_ROOTFS_SQUASHFS
#define CONFIG_ROOTFS2_SQUASHFS
#define CONFIG_ARG_QUIET
#define CONFIG_SPL_SERIAL_SUPPORT

#include "x1600_base_common.h"                      //uboot实际应用的板级配置文件

#endif /* __X1600_BASE_H__ */
  1. 查看对应的主频、DDR频率
bhu@bhu-PC:~/work/bootloader/uboot-x2000$ cat  include/configs/x1600_base_common.h
  1. 自定义配置

PLL锁相环频率配置，可根据需要进行配置

#define CONFIG_SYS_APLL_FREQ            1104000000      /*If APLL not use mast be set 0*/
#define CONFIG_SYS_MPLL_FREQ            1400000000      /*If MPLL not use mast be set 0*/
#define CONFIG_SYS_EPLL_FREQ            300000000       /*If EPLL not use mast be set 0*/

CPU、DDR的PLL选择，建议使用默认配置

#define CONFIG_CPU_SEL_PLL              APLL
#define CONFIG_DDR_SEL_PLL              MPLL

CPU、DDR频率配置，其中CPU的频率需要与选择的PLL频率成倍数关系，同时DDR的频率也需要与选择的PLL频率成倍数关系

#define CONFIG_SYS_CPU_FREQ             1104000000
#define CONFIG_SYS_MEM_FREQ             350000000
  1. 查看当前烧录镜像的CPU及DDR频率方法

查看系统启动log, 有CPU及DDR频率展示

32